通用信號(hào)處理板由兩片F(xiàn)PGA、4片QDR、64片DDR3構(gòu)成。每片F(xiàn)PGA控制32片DDR3以及2片QDR。FPGA通過PCIE接收主機(jī)指令，通過SRIO接收實(shí)現(xiàn)原始數(shù)據(jù)通過QDR或者DDR3進(jìn)行緩存，在FPBA內(nèi)完成信號(hào)處理后，可以將處理后的數(shù)據(jù)通過SRIO和PCIE接口傳輸?shù)酵獠俊?br /> 對(duì)外接口包括一路PCIEx4鏈路、高速串行信號(hào)等。兩片F(xiàn)PGA之間有高速串行接口以及LVDS接口。
主要指標(biāo)：
● 標(biāo)準(zhǔn)6U VPX板卡；
● FPGA型號(hào)：XC7VX690T, FPGA資源使用率：可大于70%；
● FPGA資源使用率：可大于70%；
● DDR3陣列：4組DDR3，每組8Gbyte @ 64bit；
● DDR3速率：≥ 1000 Mb/s；
● 單板QDRII+:4片每片288Mbit；
● 數(shù)據(jù)接口：高速串口@6Gbps；
● 控制接口：x4 PCI-E；
● 溫度范圍：-55℃～70℃；
● 整板功耗：最大100W；
● 電路板規(guī)格：VPX標(biāo)準(zhǔn)板卡，主板6U×160mm，后I/O板6U×40mm，風(fēng)冷散熱。
